描述 DDR 存储器/总线端接
产出数量 1
文(最小值) 2.5
文(最大值)(V) 5.5
DDR输出电流(A) 3A
整体的 Yes
频率(典型值)(Hz) 2M
评论 3A, 2MHz Monolithic Synchronous Regulator for DDR/QDR Memory Termination
封装 16-Lead TSSOP w/ EP