描述 DDR 存储器/总线端接
产出数量 3
文(最小值) 3.1
文(最大值)(V) 15
DDR输出电流(A) ±3A (x2), VTTR
整体的 Yes
频率(典型值)(Hz) 1M
评论 Ultrathin, Triple Output, Step-Down μModule Regulator for DDR-QDR4 Memory
封装 25-Lead BGA (6.25mm x 6.25mm x 2.42mm),25-Lead LGA (6.25mm x 6.25mm x 1.82mm)